移动DDR

行动DDR（英文：Mobile DDR）（也称MDDR、Low Power DDR或LPDDR）是DDR SDRAM的一种，专门用于移动式电子产品，例如智慧型电话等。

DDR记忆体从DDR、DDR2、DDR3发展到DDR4，频率更高、电压更低的同时却也让反应时间不断变大，改变着记忆体子系统。而DDR4最重要的使命是提高频率和频宽，每个针脚都可以提供2Gbps（256MB/s）的频宽，拥有高达4266MT/s的频率，记忆体容量最大可达到128GB，执行电压正常可降至1.1V~1.2V。

相对于DDR记忆体，MDDR具有低功耗、高可靠性的特点，目前韩国三星电子与美光科技等（Micron Technology）都掌握该项技术。

MDDR的执行电压（工作电压）相比DDR的标准电压要低，从第一代LPDDR到如今的LPDDR4，每一代LPDDR都使内部读取大小和外部传输速度加倍。其中LPDDR4可提供32Gbps的频宽，输入/输出介面资料传输速度最高可达3200Mbps，电压降到了1.1V。

LPDDR2

一个新的JEDEC标准JESD209-2F （页面存档备份，存于网际网路档案馆）定义了low-power DDR介面标准。它与DDR1或DDR2 SDRAM并不相容，但类似：

• LPDDR2-S2: 2n prefetch memory (像 DDR1)，
• LPDDR2-S4: 4n prefetch memory (像 DDR2)，或是
• LPDDR2-N: 非挥发性（NAND）记忆体。

低功耗状态基本相似，LPDDR，一些额外的部分阵列更新选项。

LPDDR2 命令编码^[1]

CK	CA0 (RAS)	CA1 (CAS)	CA2 (WE)	CA3	CA4	CA5	CA6	CA7	CA8	CA9	操作
↑	H	H	H	—							NOP
↓	—
↑	H	H	L	H	H	—					预先充电所有的 banks
↓	—
↑	H	H	L	H	L	—		BA2	BA1	BA0	预先充电一个 bank
↓	—
↑	H	H	L	H	A30	A31	A32	BA2	BA1	BA0	Preactive (LPDDR2-N only)
↓	A20	A21	A22	A23	A24	A25	A26	A27	A28	A29
↑	H	H	L	L	—						突发中止
↓	—
↑	H	L	H	reserved		C1	C2	BA2	BA1	BA0	读 (AP=auto-precharge)
↓	AP	C3	C4	C5	C6	C7	C8	C9	C10	C11
↑	H	L	L	reserved		C1	C2	BA2	BA1	BA0	写 (AP=auto-precharge)
↓	AP	C3	C4	C5	C6	C7	C8	C9	C10	C11
↑	L	H	R8	R9	R10	R11	R12	BA2	BA1	BA0	启用 (R0–14=Row address)
↓	R0	R1	R2	R3	R4	R5	R6	R7	R13	R14
↑	L	H	A15	A16	A17	A18	A19	BA2	BA1	BA0	启用 (LPDDR2-N only)
↓	A5	A6	A7	A8	A9	A10	A11	A12	A13	A14
↑	L	L	H	H	—						更新所有的 banks (LPDDR2-Sx only)
↓	—
↑	L	L	H	L	—						更新一个 bank (Round-robin addressing)
↓	—
↑	L	L	L	H	MA0	MA1	MA2	MA3	MA4	MA5	Mode register read (MA0–7=Address)
↓	MA6	MA7	—
↑	L	L	L	L	MA0	MA1	MA2	MA3	MA4	MA5	Mode register write (OP0–7=Data)
↓	MA6	MA7	OP0	OP1	OP2	OP3	OP4	OP5	OP6	OP7

列位址（Column address）C0 bit从未转让，并假定为零。 突发传输（Burst transfers）从而始终在偶数位址开始。

LPDDR2也有一个低电平有效的chip select（高时，一切都是NOP）和时钟（clock）开启CKE讯号，操作像SDRAM。

• 如果晶片被启用（active），它冻结（freeze）到位。
• 如果该命令是一个NOP（CS低或CA0 - 2 = HHH），晶片空闲。
• 如果该命令是一个更新命令（CA0 - 2 = LLH），晶片进入自更新状态。
• 如果该命令是一个突发终止（CA0 - 2 = HHL），晶片进入深断电状态。 （完全复位序列时，需要离开。）

LPDDR3

2012年5月，JEDEC固态技术协会公布JESD209-3低功耗记忆装置标准。比起LPDDR2，LPDDR3提供更高的数据传输速率、更高的频宽与功率效率。LPDDR3可达到1600 MT/s的数据传输速率，并利用关键的新技术write-leveling、command/address training、选择性ODT（On Die Termination）与低I/O电容。LPDDR3支援PoP封装（package-on-package）与离散封装两种形式。

LPDDR4

2013年3月14日，JEDEC固态技术协会举办会议，探讨未来行动装置的新标准，如LPDDR4。

LPDDR4X

三星电子提出最新的LPDDR4标准，与LPDDR4相同，只是透过将I / O电压降低到0.6 V而不是1.1 V来节省额外的功耗，也就是更省电。

LPDDR5

2017年，JEDEC固态技术协会正在研究LP-DDR5记忆装置标准。尽管负责制定记忆体标准的JEDEC固态技术协会尚未发表LPDDR5的正式规格，但三星已经完成8Gbit LPDDR5模组原型的功能测试与验证。

JEDEC于2019年2月19日发布了JESD209-5，低功耗双倍数据速率5（LPDDR5）标准。

注释

外部连结

• Samsung （页面存档备份，存于网际网路档案馆）
• Micron
• Elpida