集成电路

「integrated circuit」的各地常用译名
Integrated circuit on microchip.jpg
中国大陆 集成电路
台湾 积体电路
港澳 集成电路
日韩 集积回路
「chip」的各地常用译名
中国大陆 芯片
台湾 晶片
港澳 晶片
英特尔486DX2处理器的积体电路于电子显微镜

积体电路(英语:integrated circuit缩写作 IC;德语:integrierter Schaltkreis),或称微电路microcircuit)、微晶片microchip)、晶片chip),在电子学中是一种将电路(主要包括半导体装置,也包括被动元件等)集中制造在半导体晶圆表面上的小型化方式。

前述将电路制造在半导体晶片表面上的积体电路,又称薄膜(thin-film)积体电路。另有一种厚膜(thick-film)并合积体电路hybrid integrated circuit[1][注 1]是由独立半导体装置被动元件整合到基板或线路板所构成的小型化电路[注 2]

从1949年到1957年,维尔纳·雅各比杰佛理·杜莫西德里·达林顿樽井康夫都开发出了原型,现代的积体电路则是由杰克·基尔比在1958年发明,并因此荣获2000年诺贝尔物理奖。同时间发展出近代实用的积体电路的罗伯特·诺伊斯,却早在1990年就过世。

介绍

电晶体发明并大量生产之后,各式固态半导体元件如二极体、电晶体等大量使用,取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步,便使积体电路成为可能。相对于手工组装电路使用个别的分立电子元件,积体电路可以把很大数量的微电晶体整合到一个小晶片,是一个巨大的进步。积体电路的规模生产能力、可靠性,电路设计的模组化方法确保了快速采用标准化积体电路代替了设计使用离散电晶体。

积体电路对于离散电晶体有两个主要优势:成本和效能。成本低是由于晶片把所有的元件通过照相平版技术,作为一个单位印刷,而不是在一个时间只制作一个电晶体。效能高是由于元件快速开关,消耗更低能量,因为元件很小且彼此靠近。2006年,晶片面积从几平方毫米到350 mm²,每mm²可以达到一百万个电晶体。

第一个积体电路雏形是由杰克·基尔比于1958年完成的,其中包括一个双极性电晶体,三个电阻和一个电容器,相较于现今科技的尺寸来讲,体积相当庞大。

电子显微镜下碳奈米管微电脑晶片体的场效应画面

根据一个晶片上整合的微电子元件的数量,积体电路可以分为以下几类:

  • 小型积体电路(SSI英文全名为Small Scale Integration)逻辑闸10个以下或 电晶体100个以下。
  • 中型积体电路(MSI英文全名为Medium Scale Integration)逻辑闸11~100个或 电晶体101~1k个。
  • 大型积体电路(LSI英文全名为Large Scale Integration)逻辑闸101~1k个或 电晶体1,001~10k个。
  • 超大型积体电路(VLSI英文全名为Very large scale integration)逻辑闸1,001~10k个或 电晶体10,001~100k个。
  • 极大型积体电路(ULSI英文全名为Ultra Large Scale Integration)逻辑闸10,001~1M个或 电晶体100,001~10M个。
  • GSI(英文全名为Giga Scale Integration)逻辑闸1,000,001个以上或电晶体10,000,001个以上。

而根据处理讯号的不同,可以分为类比积体电路数位积体电路、和兼具类比与数位的混合讯号积体电路

积体电路的发展

最先进的积体电路是微处理器或多核处理器的核心,可以控制一切电路,从数字微波炉手机电脑记忆体特定应用积体电路是其他积体电路家族的例子,对于现代资讯社会非常重要。虽然设计开发一个复杂积体电路的成本非常高,但是当成本分散到数以百万计的产品上时,每个积体电路的成本便能最小化。积体电路的效能很高,因为小尺寸带来短路径,使得低功率逻辑电路可以在快速开关速度应用。

这些年来,积体电路持续向更小的外型尺寸发展,使得每个晶片可以封装更多的电路。这样增加了每单位面积容量,可以降低成本和增加功能-见摩尔定律,积体电路中的电晶体数量,每1.5年增加一倍。总之,随着外形尺寸缩小,几乎所有的指标改善了-单位成本和开关功率消耗下降,速度提高。但是,整合奈米级别装置的IC不是没有问题,主要是泄漏电流。因此,对于终端使用者的速度和功率消耗增加非常明显,制造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步,在半导体国际技术路线图中有很好的描述。

积体电路的普及

仅仅在其开发后半个世纪,积体电路变得无处不在,电脑、手机和其他数位电器成为现代社会结构不可缺少的一部分。这是因为,现代计算、交流、制造和交通系统,包括网际网路,全都依赖于积体电路的存在。甚至有很多学者认为积体电路带来的数位革命是人类历史中最重要的事件。IC的成熟将会带来科技的大跃进,不论是在设计的技术上,或是半导体的制程突破,两者都是息息相关。

分类

加以颜色标示的积体电路内部单元构成实例,四层铜平面作电路连接,之下是多晶矽(粉红)、阱(灰)、与基片(绿)

积体电路的分类方法很多,依照电路属类比数位,可以分为:类比积体电路数位积体电路混合讯号积体电路(类比和数位在一个晶片上)。

数位积体电路可以包含任何东西,在几平方毫米上有从几千到百万的逻辑闸正反器、多工器和其他电路。这些电路的小尺寸使得与板级整合相比,有更高速度,更低功耗(参见低功耗设计)并降低了制造成本。这些数位IC,以微处理器、数位讯号处理器微控制器为代表,工作中使用二进位,处理1和0讯号。

类比积体电路有,例如感测器、电源控制电路和运放,处理类比讯号。完成放大滤波解调、混频的功能等。通过使用专家所设计、具有良好特性的类比积体电路,减轻了电路设计师的重担,不需凡事再由基础的一个个电晶体处设计起。

积体电路可以把类比和数位电路整合在一个单晶片上,以做出如类比数位转换器数位类比转换器等元件。这种电路提供更小的尺寸和更低的成本,但是对于讯号冲突必须小心。

制造

从1930年代开始,元素周期表化学元素中的半导体被诸如贝尔实验室威廉·肖克利(William Shockley)的研究者认为是最适合做固态真空管的原料。这些原料在1940至50年代被系统地研究,从氧化铜开始,然后到,再到。现今,单晶矽是积体电路的主要基层,尽管元素周期表中的一些III-V价化合物(比如砷化镓)有特殊用途,例如发光二极体雷射太阳能电池和最高速积体电路。发现无缺陷晶体的制造方法需要数十年的时间。

半导体积体电路制程,包括以下步骤,并重复使用:

使用单晶矽晶圆(或III-V族,如砷化镓)用作基层,然后使用微影、掺杂、CMP等技术制成MOSFETBJT等元件,再利用薄膜和CMP技术制成导线,如此便完成晶片制作。因产品效能需求及成本考量,导线可分为铝制程(以溅镀为主)铜制程(以电镀为主参见Damascene)。[2][3][4]主要的制程技术可以分为以下几大类:黄光微影、蚀刻、扩散、薄膜、平坦化制成、金属化制成。

IC由很多重叠的层组成,每层由影像技术定义,通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层(成为扩散层),一些定义哪里额外的离子灌输(灌输层),一些定义导体(多晶矽或金属层),一些定义传导层之间的连接(过孔或接触层)。所有的元件由这些层的特定组合构成。

  • 在一个自排列(CMOS)过程中,所有门层(多晶矽或金属)穿过扩散层的地方形成电晶体。
  • 电阻结构,电阻结构的长宽比,结合表面电阻系数,决定电阻。
  • 电容结构,由于尺寸限制,在IC上只能产生很小的电容。
  • 更为少见的电感结构,可以制作晶片载电感或由回旋器类比。

因为CMOS装置只引导电流在逻辑闸之间转换,CMOS装置比双极型元件(如双极性电晶体消耗的电流少很多,也是现在主流的元件。透过电路的设计,将多颗的电晶体管画在矽晶圆上,就可以画出不同作用的积体电路。

随机存取记忆体是最常见类型的积体电路,所以密度最高的装置是记忆体,但即使是微处理器上也有记忆体。尽管结构非常复杂-几十年来晶片宽度一直减少-但积体电路的层依然比宽度薄很多。元件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光元件层,因为他们太大了。高频光子(通常是紫外线)被用来创造每层的图案。因为每个特征都非常小,对于一个正在除错制造过程的过程工程师来说,电子显微镜是必要工具。

在使用自动测试装置(ATE)包装前,每个装置都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块,每个被称为晶粒(「die」)。每个好的die被焊在「pads」上的铝线或金线,连接到封装内,pads通常在die的边上。封装之后,装置在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25%,但是对于低产出,大型和/或高成本的装置,可以忽略不计。

在2005年,一个制造厂(通常称为半导体工厂,常简称fab,指fabrication facility)建设费用要超过10亿美元,因为大部分操作是自动化的。

封装

2019年AMD公司Ryzen5-3600处理器的积体电路未封装状态,内部结构可见。

最早的积体电路使用陶瓷扁平封装,这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装,简单来说,即开始是陶瓷,之后是塑料。1980年代,VLSI电路的针脚超过了DIP封装的应用限制,最后导致插针网格阵列晶片载体的出现。

表面黏着技术在1980年代初期出现,该年代后期开始流行。它的针脚使用更细的间距,引脚形状为海鸥翼型或J型。以Small-Outline Integrated Circuit(SOIC)为例,比相等的DIP面积少30-50%,厚度少70%。这种封装在两个长边有海鸥翼型引脚突出,引脚间距为0.05英寸。

Small-Outline Integrated Circuit(SOIC)和PLCC封装。1990年代,尽管PGA封装依然经常用于高阶微处理器。PQFPthin small-outline package(TSOP)成为高引脚数装置的通常封装。Intel和AMD的高阶微处理器现在从PGA(Pine Grid Array)封装转到了平面网格阵列封装(Land Grid Array,LGA)封装。

球栅阵列封装封装从1970年代开始出现,1990年代开发了比其他封装有更多管脚数的覆晶球栅阵列封装封装。在FCBGA封装中,晶粒被上下翻转(flipped)安装,通过与PCB相似的基层而不是线与封装上的焊球连接。FCBGA封装使得输入输出讯号阵列(称为I/O区域)分布在整个晶片的表面,而不是限制于晶片的外围。如今的市场,封装也已经是独立出来的一环,封装的技术也会影响到产品的品质及良率。

报刊

  • 2014年9月12日,科技新报(TechNews)发表《积体电路发明56周年纪念——诞生之路》一文,向大众简介「积体电路」兴起过程。[5]

注释

  1. ^ 混合讯号积体电路(mixed signal)是指混合数位与类比功能,与混成(hybrid)积体电路不同[1]
  2. ^ 系统单晶片

参考文献

参照
  1. ^ 1.0 1.1 拼合积体电路 hybrid integrated circuit页面存档备份,存于网际网路档案馆)、并合积体电路 hybrid integrated circuit - 2003年6月《资讯与通讯术语辞典》页面存档备份,存于网际网路档案馆),国家教育研究院
  2. ^ 存档副本. [2014-09-20]. (原始内容存档于2010-12-04). 
  3. ^ 存档副本. [2014-09-20]. (原始内容存档于2014-08-17). 
  4. ^ 存档副本. [2014-09-20]. (原始内容存档于2021-02-07). 
  5. ^ 积体电路发明 56 周年纪念——诞生之路. TechNews 科技新报. 2014年9月12日 [2014年9月13日]. (原始内容存档于2021年2月7日) (中文). 

延伸阅读

外部连结

一般
专利
  • US3,138,743 – Miniaturized electronic circuit – J. S. Kilby
  • US3,138,747 – Integrated semiconductor circuit device – R. F. Stewart
  • US3,261,081 – Method of making miniaturized electronic circuits – J. S. Kilby
  • US3,434,015 – Capacitor for miniaturized electronic circuits or the like – J. S. Kilby
积体电路模具制造

参见